

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-150522

(43)Date of publication of application : 30.05.2000

(51)Int.Cl.

H01L 21/3205

H01L 21/768

(21)Application number : 2000-006049

(71)Applicant : MATSUSHITA ELECTRONICS INDUSTRY  
CORP

(22)Date of filing : 12.01.1998



(72)Inventor : SEKIGUCHI MITSURU

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a reliable semiconductor device that has buried wiring with superior electromigration resistance.

**SOLUTION:** A contact hole 103 and a recessed groove 104 for wiring are formed on an interlayer insulation film 102 being deposited on a semiconductor substrate 101, and a TiN/Ti film 105 being used as a diffusion prevention film is formed on the wall surfaces of the contact hole 103 and the recessed groove 104. A copper alloy film 106 made of Cu-Sn alloy, Cu-Mg alloy, or Cu-Zr alloy is deposited on the TiN/Ti film 105 by the sputtering method, and a copper film 107 is deposited on the copper alloy film 106 by the CVD method or the plating method. By heat treatment, Sn, Mg, or Zr contained in the copper alloy film 106 is diffused into a copper film 107 for forming the copper alloy film where the Sn, Mg, or Zr is contained in Cu, the copper alloy film is subjected to the CMP method, and contact consisting of the copper alloy film where the Sn, Mg, or Zr is contained in the Cu and buried wiring are simultaneously formed.



## LEGAL STATUS

[Date of request for examination] 20.01.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the  
examiner's decision of rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number] 3540699

[Date of registration] 02.04.2004

[Number of appeal against examiner's decision of  
rejection][Date of requesting appeal against examiner's decision of  
rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-150522

(P2000-150522A)

(43)公開日 平成12年5月30日(2000.5.30)

(51)Int.Cl.<sup>7</sup>

識別記号

F I

テーマコード(参考)

H 0 1 L 21/3205

H 0 1 L 21/88

M

21/768

R

21/90

C

審査請求 有 請求項の数 3 O L (全 9 頁)

(21)出願番号 特願2000-6049(P2000-6049)  
 (62)分割の表示 特願平10-4004の分割  
 (22)出願日 平成10年1月12日(1998.1.12)




(71)出願人 000005843  
 松下電子工業株式会社  
 大阪府高槻市幸町1番1号  
 (72)発明者 関口 満  
 大阪府高槻市幸町1番1号 松下電子工業  
 株式会社内  
 (74)代理人 100077931  
 弁理士 前田 弘 (外1名)

## (54)【発明の名称】 半導体装置の製造方法

## (57)【要約】

【課題】 エレクトロマイグレーション耐性に優れた埋め込み配線を有する信頼性の高い半導体装置を提供する。

【解決手段】 半導体基板101の上に堆積された層間絶縁膜102にコンタクトホール103及び配線用凹状溝104を形成した後、コンタクトホール103及び配線用凹状溝104の壁面に拡散防止膜となるTiN/Ti膜105を形成する。TiN/Ti膜105の上にスパッタ法により、Cu-Sn合金、Cu-Mg合金又はCu-Zr合金からなる銅合金膜106を堆積した後、該銅合金膜106の上にCVD法又はメッキ法により銅膜107を堆積する。熱処理により銅合金膜106に含まれるSn、Mg又はZrを銅膜107に拡散させてCuにSn、Mg又はZrが含有されてなる銅合金膜を形成した後、該銅合金膜に対してCMP法を行なって、CuにSn、Mg又はZrが含有されてなる銅合金膜よりなるコンタクト及び埋め込み配線を同時に形成する。



## 【特許請求の範囲】

【請求項 1】 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、

スパッタ法により、前記配線用凹部を含む前記層間絶縁膜の上に全面に亘って Cu-Sn 合金である第 1 の金属よりなり表面が (111) 面に配向している第 1 の金属膜を形成することにより、前記配線用凹部の壁面に前記第 1 の金属膜を形成する第 1 の金属膜形成工程と、

CVD 法又はメッキ法により、前記第 1 の金属膜の上に全面に亘って Cu からなるか又は Cu を主成分とする第 2 の金属よりなり表面が (111) 面に配向している第 2 の金属膜を前記配線用凹部が埋め込まれるように形成する第 2 の金属膜形成工程と、

前記半導体基板に対して熱処理を行なって前記第 1 の金属膜に含まれている Sn を前記第 2 の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第 1 の金属膜及び第 2 の金属膜を除去することにより、Cu に Sn が含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項 2】 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、

スパッタ法により、前記配線用凹部を含む前記層間絶縁膜の上に全面に亘って Cu-Mg 合金である第 1 の金属よりなり表面が (111) 面に配向している第 1 の金属膜を形成することにより、前記配線用凹部の壁面に前記第 1 の金属膜を形成する第 1 の金属膜形成工程と、

CVD 法又はメッキ法により、前記第 1 の金属膜の上に全面に亘って Cu からなるか又は Cu を主成分とする第 2 の金属よりなり表面が (111) 面に配向している第 2 の金属膜を前記配線用凹部が埋め込まれるように形成する第 2 の金属膜形成工程と、

前記半導体基板に対して熱処理を行なって前記第 1 の金属膜に含まれている Mg を前記第 2 の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第 1 の金属膜及び第 2 の金属膜を除去することにより、Cu に Mg が含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項 3】 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、

スパッタ法により、前記配線用凹部を含む前記層間絶縁膜の上に全面に亘って Cu-Zr 合金である第 1 の金属よりなり表面が (111) 面に配向している第 1 の金属膜を形成することにより、前記配線用凹部の壁面に前記第 1 の金属膜を形成する第 1 の金属膜形成工程と、

CVD 法又はメッキ法により、前記第 1 の金属膜の上に全面に亘って Cu からなるか又は Cu を主成分とする第 2 の金属よりなり表面が (111) 面に配向している第 2 の金属膜を前記配線用凹部が埋め込まれるように形成

する第 2 の金属膜形成工程と、

前記半導体基板に対して熱処理を行なって前記第 1 の金属膜に含まれている Zr を前記第 2 の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第 1 の金属膜及び第 2 の金属膜を除去することにより、Cu に Zr が含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、埋め込み配線を有する半導体装置及びその製造方法に関する。

【0002】

【従来の技術】0.18  $\mu\text{m}$  世代以降のシリコン基板上に形成された LSI においては、トランジスタの高速化に対して配線の CR 成分による遅延が無視できなくなってきたため、配線材料として、導電性の高い金属つまり比抵抗の小さい金属を用いることが好ましい。そこで、Al 配線（比抵抗  $3 \mu\text{ohm} \cdot \text{cm}$ ）に代えて、より低抵抗な Cu 配線（比抵抗  $1.7 \mu\text{ohm} \cdot \text{cm}$ ）を用いる検討が進んでいる。

【0003】また、LSI を構成する素子の微細化に伴って金属配線を流れる電流の密度が世代ごとに増加しているため、電流印加時に金属配線を構成する金属原子が電子に押されて移動して、金属配線が断線してしまうエレクトロマイグレーションという現象に対しても、その耐性を高めていく必要がある。Cu は Al に比べて融点が高いため、変形すなわち原子の移動が起こりにくいことが期待されており、エレクトロマイグレーション耐性も高いことが期待されている。

【0004】

【発明が解決しようとする課題】ところが、Cu よりなる金属配線は、導電率については極めて優れているが、配線幅がより微細になると、エレクトロマイグレーション耐性という点では問題が残ると考えられる。例えば、0.3  $\mu\text{m}$  幅程度の微細な金属配線では、エレクトロマイグレーション耐性が悪化すると報告されている [Y. Igarashi et al, VLSI Symp., p. 76, 1996]。従って、Al 配線の場合と同様、合金化によってエレクトロマイグレーション耐性を向上させることが検討されている。

【0005】そこで、配線材料として、Cu-Mg 合金 [T. Tatewaki et al, IEDM., p. 293, 1995]、Cu-Zr 合金 [Y. Igarashi et al, VLSI Symp., p. 76, 1996]、Cu-Sn 合金等が提案されている。

【0006】しかしながら、Cu-Mg 合金、Cu-Zr 合金又は Cu-Sn 合金等の銅合金よりなる配線は、エレクトロマイグレーション耐性という点では優れているが、導電率という点では問題が残る。

【0007】前記に鑑み、本発明は、導電率の向上とエレクトロマイグレーション耐性の向上との両立を図るこ

10

20

30

40

50

## 3

とができる配線材料を提供することにより、導電率及びエレクトロマイグレーション耐性に優れた埋め込み配線を有する信頼性の高い半導体装置を提供することを目的とする。

## 【0008】

【課題を解決するための手段】本願発明者は、引張り強さの大きい材料はエレクトロマイグレーション耐性にも優れているはずであると考えた。その理由は、銅合金配線に電流を流したときに、銅合金配線を構成する銅原子が移動する結果として、銅原子が増加した部位では圧縮応力が増加する一方、銅原子が減少した部位においては引張り応力が発生し、銅原子が減少した部位において銅合金配線が断線するのである。従って、引張り強さが大きい銅合金はエレクトロマイグレーション耐性が優れているはずである。そこで、引張り強さ及び導電率の両方に優れた銅合金を配線材料として用いると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い銅合金配線が得られる筈であるとの結論に達したのである。

【0009】各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金を探し求めたところ図8に示すデータ（坂井他、まてりあ、p.692、1997）を見出した。図8に示す特性図によると、Cu-Nb合金、Cu-Ag合金及びCu-Al<sub>2</sub>O<sub>3</sub>合金は、各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金であることを見出した。尚、図8において、%IACSは、純銅の導電率に対する導電率の割合を示している。

【0010】以上の検討から分かるように、CuにNb、Ag又はAl<sub>2</sub>O<sub>3</sub>が含まれた銅合金を用いて埋め込み配線を形成すると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い半導体装置が得られるのである。

【0011】本発明に係る半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、配線用凹部の壁面にCuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された第1の金属よりなる第1の金属膜を形成する第1の金属膜形成工程と、第1の金属膜の上にCu又はCuを主成分とする第2の金属よりなる第2の金属膜を配線用凹部が埋め込まれるように形成する第2の金属膜形成工程と、半導体基板に対して熱処理を行なって第1の金属膜に含有されているAg、Nb又はAl<sub>2</sub>O<sub>3</sub>を第2の金属膜に拡散させることにより、CuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。

【0012】本発明の半導体装置の製造方法によると、層間絶縁膜に形成された配線用凹部の壁面にCuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された第1の金属よりなる第1の金属膜を形成した後、該第1の金属膜の上にCu又はCuを主成分とする第2の金属よりなる第2の金属

## 4

膜を形成し、その後、熱処理を行なって第1の金属膜に含有されているAg、Nb又はAl<sub>2</sub>O<sub>3</sub>を第2の金属膜に拡散させるため、CuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された銅合金よりなる埋め込み配線を形成することができる。

【0013】ところで、Cu又はCuを主成分とする銅系の金属膜はドライエッチングが困難であるため、埋め込み配線は、層間絶縁膜に配線用凹部を形成しておいてから、配線用凹部に銅系の金属膜を埋め込むダマシン法によって形成されることが多いが、本発明の半導体装置の製造方法によると、CuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された銅合金よりなる埋め込み配線をダマシン法により形成することができる。また、配線用凹部の下側にコンタクトホールを形成しておいてから、コンタクトホール及び配線用凹部の両方に同時に金属膜を埋め込むようにすると、デュアルダマシン法によって銅合金よりなるコンタクト及び埋め込み配線を同時に形成することができる。

【0014】本発明の半導体装置の製造方法において、第1の金属膜形成工程は、配線用凹部を含む層間絶縁膜の上に全面に亘って第1の金属膜を堆積する工程を含み、第2の金属膜形成工程は、第1の金属膜の上に全面に亘って第2の金属膜を堆積する工程を含み、埋め込み配線形成工程は、層間絶縁膜の上に露出している第1の金属膜及び第2の金属膜を除去する工程を含むことが好ましい。

【0015】本発明の半導体装置の製造方法において、第1の金属膜形成工程は、スパッタ法により第1の金属膜を堆積する工程を含み、第2の金属膜形成工程は、CVD法又はメッキ法により第2の金属膜を堆積する工程を含むことが好ましい。

【0016】ところで、デザインルールが0.18μmの世代では、コンタクトホールが0.25μm径で且つ0.8μm程度の深さになり、配線用凹部についても0.5μm程度の深さが必要になると予測される。このような微細な配線構造をデュアルダマシン法を用いて形成しようとする、深さが1.3μm程度で径が0.25μm程度の孔（アスペクト比が5程度の孔）に銅合金を埋め込む必要がある。ところが、現在の技術によると、CVD法及びメッキ法では純銅の金属膜を堆積することはできるが銅合金の金属膜を堆積することはできない。また、スパッタ法によると銅合金の金属膜を堆積することはできるが、アスペクト比の高い配線用凹部に堆積しようとする、オーバーハングが発生してしまうため、アスペクト比の高い配線用凹部にスパッタ法により金属膜を埋め込むことは困難である。

【0017】ところが、第1の金属膜形成工程がスパッタ法により第1の金属膜を堆積する工程を含み、第2の金属膜形成工程がCVD法又はメッキ法により第2の金属膜を堆積する工程を含むと、配線用凹部の壁面にCu

に Ag、Nb 又は  $Al_2O_3$  が含有された第 1 の金属よりなる第 1 の金属膜をスパッタ法により形成した後、Cu 又は Cu を主成分とする第 2 の金属よりなる第 2 の金属膜を段差被覆性に優れた CVD 法又はメッキ法により堆積するので、配線用凹部に第 1 の金属膜及び第 2 の金属膜を埋め込むことができる。

【0018】本発明の半導体装置の製造方法において、第 1 の金属膜形成工程がスパッタ法により第 1 の金属膜を堆積する工程を含み、第 2 の金属膜形成工程が CVD 法又はメッキ法により第 2 の金属膜を堆積する工程を含む場合には、Cu に Ag、Nb 又は  $Al_2O_3$  が含有された銅合金に代えて、Cu-Sn 合金、Cu-Mg 合金又は Cu-Zr 合金を用いてもよい。

【0019】

【発明の実施の形態】（第 1 の実施形態）以下、本発明の第 1 の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図 1 (a) ~ (c) 及び図 2 (a)、(b) を参照しながら説明する。

【0020】まず、図 1 (a) に示すように、半導体基板 101 の上に堆積された層間絶縁膜 102 にコンタクトホール 103 及び配線用凹状溝 104 を形成する。コンタクトホール 103 の径は  $0.25\mu m$  程度とする。

【0021】次に、図 1 (b) に示すように、コンタクトホール 103 及び配線用凹状溝 104 を含む層間絶縁膜 102 の上に全面に亘って、半導体基板 101 との密着性を向上させる下層の Ti 膜及び Cu の層間絶縁膜 102 及び半導体基板 101 への拡散を防止する上層の TiN 膜よりなる TiN/Ti 膜 105 を堆積する。

【0022】次に、Cu-1 重量% Ag よりなる銅合金のターゲットを用いるスパッタ法により、TiN/Ti 膜 105 の上に  $40nm$  の膜厚を有する銅合金膜 106 を堆積する。この場合、スパッタ法は一般に段差被覆性が良くないので、銅合金膜 106 によって、 $0.25\mu m$  程度の径の小さいコンタクトホール 103 及び配線用凹状溝 104 を完全に埋め込むことはできない。その理由は、スパッタ法により銅合金膜 106 を堆積すると、径の小さいコンタクトホール 103 の開口部の近傍において銅合金膜 106 がオーバーハングしてしまうからである。

【0023】そこで、前記のスパッタ法の後に段差被覆性に優れた CVD 法又はメッキ法を行なって、図 1

(c) に示すように、銅合金膜 106 の上に、例えば銅合金膜 106 の約 1.1 倍の厚さ ( $480nm$ ) を有する銅膜 107 を堆積する。これにより、コンタクトホール 103 及び配線用凹状溝 104 は銅合金膜 106 及び銅膜 107 によって完全に埋め込まれる。Cu の CVD 法では表面の平坦性を向上させるために、また、メッキ法として電解メッキを用いる場合には下地に低抵抗な Cu 膜が必要であるために、CVD 法又はメッキ法では銅合金膜 106 を下地に用いることが必要である。

【0024】次に、 $400^\circ C$  程度の熱処理を行なって、銅合金膜 106 の Ag を Cu 膜 107 に拡散させることにより、図 2 (a) に示すように、Cu-0.085 重量% Ag よりなる銅合金膜 108 を形成する。

【0025】ところで、銅合金膜 108 における Ag の含有量については、 $500^\circ C$  程度の温度下では Cu 中の Ag の固溶限は 1 重量% 程度であり、Ag をそれ以上含有させると Ag を主成分とする相が銅合金膜 108 中に局所的に析出する恐れがある。従って、半導体プロセスにおける熱処理の温度は  $500^\circ C$  以下であることを考えると、Ag の含有量としては 1 重量% 以下が好ましい。

【0026】次に、TiN/Ti 膜 105 及び銅合金膜 108 に対して例えば CMP 法を行なって、層間絶縁膜 102 の上に露出している TiN/Ti 膜 105 及び銅合金膜 108 を除去することにより、図 2 (b) に示すように、銅合金膜 108 よりなるコンタクト 109 及び埋め込み配線 110 を形成する。その後、埋め込み配線 110 及び層間絶縁膜 102 の上に全面に亘って、埋め込み配線 110 を構成する Cu の上方への拡散を防止する窒化シリコン膜 111 を堆積する。

【0027】第 1 の実施形態において形成した Cu-0.085 重量% Ag よりなる銅合金膜 108 の再結晶温度は、純銅の再結晶温度である  $250^\circ C$  よりも高く  $400^\circ C$  である（堀ほか、日本金属学会誌、p1223, 1981）。再結晶温度が高いということは塑性変形し難いということであるから、銅合金膜 108 はヒロック及びボイドが生じ難いので、エレクトロマイグレーション耐性が向上することが裏付けられている。

【0028】また、Cu-0.085 重量% Ag よりなる銅合金膜 108 においては、Ag の濃度は  $50ppm$  程度であるため、銅合金膜 108 の電気伝導率は純銅とほぼ同等の  $1.7\mu ohm \cdot cm$  である (J.S. Smart et al., Trans. AIME, 147 (1942), 48)。従って、銅合金膜 108 の電気伝導率は純銅に比べて低下しない。これに対して、既に知られている Cu-Zr 合金膜よりなる埋め込み配線では、Zr が  $50ppm$  程度添加されると電気伝導度が  $2.2\mu ohm \cdot cm$  に上昇してしまうと共に、Zr と Cu とが反応して  $CuZr_x$  化合物を作り易いという問題があるので、第 1 の実施形態のように、Cu-Ag よりなる銅合金膜 108 の方が有利である。

【0029】以上説明したように、銅合金膜 108 よりなる埋め込み配線 110 は導電性及びエレクトロマイグレーション耐性の両方において優れている。

【0030】ところで、現在の技術では、CVD 法又はメッキ法によって Cu-Ag よりなる銅合金膜を堆積することができないと共に、スパッタ法によって径の小さいコンタクトホールに銅合金膜を完全に埋め込むことはできない。そこで、第 1 の実施形態においては、スパッタ法により Cu-1 重量% Ag よりなる銅合金膜 106 を薄く堆積すると共に銅合金膜 106 の上に CVD 法又

はメッキ法により銅膜 107 を厚く堆積した後、熱処理を施して銅合金膜 106 の Ag を銅膜 107 に拡散させることにより、Cu-0.085 重量% Ag よりなる銅合金膜 108 を形成している。

【0031】また、スパッタ法により堆積した銅合金膜 106 は (111) 面に配向する性質があるため、銅合金膜 106 上に CVD 法又はメッキ法により堆積される銅膜 107 は、下地の影響を受けて (111) 面に配向する。従って、面内原子間隔が銅合金膜 106 の (111) 面とほぼ等しい銅膜 107 を CVD 法又はメッキ法により堆積することができる。また、Cu は Al と同じ fcc 結晶であるため、最密面である (111) 面が断線のきっかけとなり易いが、銅膜 107 の (111) 面が半導体基板 11 の主面と平行に配向しているため、銅合金膜 108 よりなる埋め込み配線 110 は断線し難くなり、エレクトロマイグレーション耐性がさらに向上するという利点もある。

【0032】尚、第 1 の実施形態においては、Cu-1 重量% Ag よりなる銅合金膜 106 と銅膜 107 とをほぼ完全に反応させて、Cu-0.085 重量% Ag よりなる銅合金膜 108 を形成したが、Cu-1 重量% Ag よりなる銅合金膜 106 を堆積する代わりに、TiN/Ti 膜 105 を構成する上層の TiN 膜に Ag を含有させてもよい。この場合には、銅膜 107 をスパッタ法により堆積された下層の銅膜と CVD 法又はメッキ法により堆積された上層の銅膜とから構成することが膜堆積工程上好ましい。

【0033】また、層間絶縁膜 102 及び半導体基板 101 の表面をアンモニアプラズマ等で処理して Cu の拡散を防止しておけば、TiN/Ti 膜 105 のような拡散防止膜を堆積しなくてもよい。

【0034】また、第 1 の実施形態においては、銅合金膜 106 として、新規に提案した Cu-Ag 合金を用いたが、導電率が多少低くなくてもよい場合には、Cu-Sn 合金、Cu-Mg 合金又は Cu-Zr 合金等を用いてもよい。

【0035】(第 2 の実施形態) 以下、本発明の第 2 の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図 3 (a) ~ (c) 及び図 4 (a) ~ (c) を参照しながら説明する。

【0036】まず、図 3 (a) に示すように、半導体基板 201 の上に堆積された層間絶縁膜 202 にコンタクトホール 203 及び配線用凹状溝 204 を形成する。コンタクトホール 203 の径は 0.25  $\mu$ m 程度とする。

【0037】次に、図 3 (b) に示すように、コンタクトホール 203 及び配線用凹状溝 204 を含む層間絶縁膜 202 の上に全面に亘って、半導体基板 201 との密着性を向上させる下層の Ti 膜及び Cu の層間絶縁膜 202 及び半導体基板 201 への拡散を防止する上層の TiN 膜よりなる TiN/Ti 膜 205 を堆積する。

【0038】次に、純銅よりなるターゲットを用いるスパッタ法により、TiN/Ti 膜 205 の上に下層の銅膜 206 を堆積した後、CVD 法又はメッキ法により、図 3 (c) に示すように、下層の銅膜 206 の上に上層の銅膜 207 を堆積する。この場合、下層の銅膜 206 と上層の銅膜 207 との膜厚としては 925 nm とする。これにより、コンタクトホール 203 及び配線用凹状溝 204 は下層及び上層の銅膜 206、207 により完全に埋め込まれる。

【0039】次に、スパッタ法により、図 4 (a) に示すように、上層の銅膜 207 の上に例えば 75 nm の膜厚を有するニオブ膜 208 を堆積する。

【0040】次に、ニオブ膜 208 の表面酸化を防ぐため、水素を含んだ還元雰囲気中で 400°C 程度の熱処理を行なって、ニオブ膜 208 の Nb を下層及び上層の銅膜 206、207 に拡散させることにより、図 4 (b) に示すように、Cu-7.2 重量% Nb よりなる銅合金膜 209 を形成する。この場合、下層及び上層の銅膜 206、207 の膜厚が 925 nm、ニオブ膜 208 の膜厚が 75 nm であって、Cu の密度が 8.93、Nb の密度が 8.56 であるから、体積比×密度の積の割合に基づき、銅合金膜 209 は Cu-7.2 重量% Nb よりなる。

【0041】ところで、銅合金膜 209 における Nb の含有量については、500°C 程度の温度下では Cu 中の Nb の固溶限は 0.4 重量% 程度であり、Nb をそれ以上含有させると Nb を主成分とする相が銅合金膜 209 中に局所的に析出する恐れがある。従って、半導体プロセスにおける熱処理の温度は 500°C 以下であることを考えると、Nb の含有量としては 0.4 重量% 以下が好ましい。

【0042】次に、TiN/Ti 膜 205 及び銅合金膜 209 に対して例えば CMP 法を行なって、層間絶縁膜 202 の上に露出している TiN/Ti 膜 205 及び銅合金膜 209 を除去することにより、図 4 (c) に示すように、銅合金膜 209 よりなるコンタクト 210 及び埋め込み配線 211 を形成する。その後、埋め込み配線 211 及び層間絶縁膜 202 の上に全面に亘って、埋め込み配線 211 を構成する Cu の上方への拡散を防止する窒化シリコン膜 212 を堆積する。

【0043】Cu-7.2 重量% Nb よりなる銅合金膜 209 の電気伝導率は純銅よりも若干高い 2.0  $\mu\Omega$  cm 程度である (K.R.Karasek et al., J. Appl. Phys. 52 (1991), 1370)。しかも、図 8 の特性図に示されるように、Cu-Nb 膜は引っ張り強さが大きくてエレクトロマイグレーション耐性も強くなるものと考えられる。従って、銅合金膜 209 よりなる埋め込み配線 211 は導電性及びエレクトロマイグレーション耐性の両方において優れている。

【0044】第 2 の実施形態においては、段差被覆性に

優れたCVD法又はメッキ法により堆積した平坦な上層の銅膜207の上にニオブ膜208を堆積するため、ニオブ膜208の膜厚を大きくできるので、ニオブ膜208を構成するNbを確実に下層及び上層の銅膜206、207に拡散させることができる。

【0045】尚、第2の実施形態においては、下層及び上層の銅膜206、207を構成するCuとニオブ膜208を構成するNbとをほぼ完全に反応させて、Cu-7、2重量%Nbよりなる銅合金膜209を形成したが、これに代えて、熱処理後にニオブ膜208が残存するようにしても、該ニオブ膜208を銅合金膜209と共にCMP法により除去することができる。

【0046】また、層間絶縁膜202及び半導体基板201の表面をアンモニアプラズマ等で処理してCuの拡散を防止しておけば、TiN/Ti膜205のような拡散防止膜を堆積しなくてもよい。

【0047】(第3の実施形態)以下、本発明の第3の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図5(a)～(d)及び図6(a)～(c)を参照しながら説明する。

【0048】まず、図5(a)に示すように、半導体基板301の上に堆積された層間絶縁膜302にコンタクトホール303及び配線用凹状溝304を形成する。コンタクトホール303の径は0.25 $\mu$ m程度とする。

【0049】次に、図5(b)に示すように、コンタクトホール303及び配線用凹状溝304を含む層間絶縁膜302の上に全面に亘って、半導体基板301との密着性を向上させる下層のTi膜及びCuの層間絶縁膜302及び半導体基板301への拡散を防止する上層のTiN膜よりなるTiN/Ti膜305を堆積する。

【0050】次に、スパッタ法により、TiN/Ti膜305の上に下層の銅膜306を堆積した後、CVD法又はメッキ法により、図5(c)に示すように、下層の銅膜306の上に上層の銅膜307を堆積する。これにより、コンタクトホール303及び配線用凹状溝304は下層及び上層の銅膜306、307により完全に埋め込まれる。

【0051】次に、TiN/Ti膜305、下層及び上層の銅膜306、307に対して例えばCMP法を行なって、層間絶縁膜302の上に露出しているTiN/Ti膜305、下層及び上層の銅膜306、307を除去した後、硝酸によるウェットエッチングを上層の銅膜307に対して行なって、図5(d)に示すように、上層の銅膜307の上に空間部を形成する。

【0052】次に、無電解めっき法等により、図6(a)に示すように、上層の銅膜307の上に選択的に銀膜308を堆積する。

【0053】次に、銀膜308の表面酸化を防ぐため、水素を含んだ還元雰囲気中で400℃程度の熱処理を行なって、銀膜308のAgを下層及び上層の銅膜30

6、307に拡散させることにより、図6(b)に示すように、Cu-0.1重量%Agよりなる銅合金膜309を形成すると共に、該銅合金膜309よりなるコンタクト310及び埋め込み配線311を形成する。この場合、Cu-0.1重量%Agよりなる銅合金膜309が形成されるように、下層及び上層の銅膜306、307と銀膜308との膜厚を調整する。

【0054】次に、図6(c)に示すように、埋め込み配線311及び層間絶縁膜302の上に全面に亘って、埋め込み配線311を構成するCuの上方への拡散を防止する窒化シリコン膜312を堆積する。

【0055】第3の実施形態によると、熱処理により反応させる領域が上層の銅膜307と選択的に堆積された銀膜308とに限られるので、層間絶縁膜302の上に堆積された膜をCMP法により除去する工程が容易になる。

【0056】尚、第3の実施形態においては、上層の銅膜307の上に選択的に銀膜308を堆積したが、これに代えて、全面に亘って銀膜308を堆積した後、熱処理を行なって銅合金膜309を形成し、その後、残存する銀膜308をCMP法により除去してもよい。

【0057】(第4の実施形態)以下、本発明の第4の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図7(a)～(c)を参照しながら説明する。

【0058】まず、第3の実施形態と同様にして、半導体基板401の上に堆積された層間絶縁膜402にコンタクトホール及び配線用凹状溝を形成した後、コンタクトホール及び配線用凹状溝を含む層間絶縁膜402の上に全面に亘ってTiN/Ti膜405を堆積する。次に、スパッタ法により、TiN/Ti膜405の上に下層の銅膜406を堆積した後、CVD法又はメッキ法により、下層の銅膜406の上に上層の銅膜407を堆積し、その後、TiN/Ti膜405、下層及び上層の銅膜406、407に対して例えばCMP法を行なって、図7(a)に示すように、層間絶縁膜402の上に露出しているTiN/Ti膜405、下層及び上層の銅膜406、407を除去する。

【0059】次に、図7(b)に示すように、上層の銅膜407及び層間絶縁膜402の上に全面に亘ってアルミナ膜408を堆積する。

【0060】次に、熱処理を行なって、アルミナ膜408を構成するAl<sub>2</sub>O<sub>3</sub>を下層及び上層の銅膜406、407に拡散させて、図7(c)に示すように、Cu-Al<sub>2</sub>O<sub>3</sub>よりなる銅合金膜409を形成すると共に、該銅合金膜409よりなるコンタクト410及び埋め込み配線411を形成する。

【0061】第4の実施形態によると、アルミナ膜408が絶縁性を有しているため、除去する必要がないと共にアルミナ膜408を層間絶縁膜として用いることがで

きるので、工程数の低減を図ることができる。

【0062】尚、第1～第4の実施形態においては、銅膜107、207、307、407として純銅を用いたが、これに代えて、Cuに他の金属が含まれてなる銅合金を用いてもよい。

【0063】また、TiN/Ti膜105、205、305、405又は銅膜107、207、307、407を選択CVD法によりコンタクトホール103、203、303及び配線用凹状溝104、204、304の内部にのみ堆積してもよいし、TiN/Ti膜105、205、305、405の代わりに、他の拡散防止膜、例えば、Ta膜、Ta<sub>2</sub>N膜又はWN膜等を用いてもよい。

【0064】また、コンタクトホール103、203、303及び配線用凹状溝104、204、304の内部への埋め込みが可能であるならば、スパッタ法+リフロー法又はイオンプレーティング法等の他の方法によって、銅膜107、207、307を形成してもよい。

【0065】さらに、上層の銅膜207、307、407を堆積する際に、下地の銅膜を必要としない場合には、下層の銅膜206、306、406を省略してもよい。

#### 【0066】

【発明の効果】本発明の半導体装置の製造方法によると、CuにAg、Nb又はAl<sub>2</sub>O<sub>3</sub>が含有された銅合金よりなる埋め込み配線をダマシン法又はデュアルダマシン法によって確実に形成することができる。

#### 【図面の簡単な説明】

【図1】(a)～(c)は第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図2】(a)、(b)は第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図3】(a)～(c)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図4】(a)～(c)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図5】(a)～(d)は第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図6】(a)～(c)は第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図7】(a)～(c)は第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図8】各種の銅合金の引張り強さ及び導電率を示す特




性図である。

#### 【符号の説明】




101	半導体基板
102	層間絶縁膜
103	コンタクトホール
104	配線用凹状溝
105	TiN/Ti膜
106	銅合金膜
107	銅膜
108	銅合金膜
109	コンタクト
110	埋め込み配線
111	窒化シリコン膜
201	半導体基板
202	層間絶縁膜
203	コンタクトホール
204	配線用凹状溝
205	TiN/Ti膜
206	下層の銅膜
207	上層の銅膜
208	ニオブ膜
209	銅合金膜
210	コンタクト
211	埋め込み配線
212	窒化シリコン膜
301	半導体基板
302	層間絶縁膜
303	コンタクトホール
304	配線用凹状溝
305	TiN/Ti膜
306	下層の銅膜
307	上層の銅膜
308	銀膜
309	銅合金膜
310	コンタクト
311	埋め込み配線
312	窒化シリコン膜
401	半導体基板
402	層間絶縁膜
405	TiN/Ti膜
406	下層の銅膜
407	上層の銅膜
408	アルミナ膜





【図 1】






【図 3】




【図 2】




【図 4】




【図 5】



【図 6】



【図 8】



【図 7】

